JK觸發器是數字電路觸發器中的一種基本電路單元。JK觸發器具有置0、置1、保持和翻轉功能，在各類集成觸發器中，JK觸發器的功能奡為齊全。在實際應用中，它不僅有很強的通用性，而且能靈活地轉換其他類型的觸發器。由JK觸發器可以構成D觸發器和T觸發器。
功能描述
邊沿型JK觸發器的狀態轉移真值表、特征方程、狀態轉移圖及激勵表與主從JK觸發器完全一致，只不過在畫工作波形圖時，不用考慮一次變化現象。
脈沖工作特性
該觸發器無一次變化現象，輸入信號可在CP 觸發沿由1變0時刻前加入。由圖7.6.1可知，該電路要求J、K信號先于CP 信號觸發沿傳輸到G3、G4的輸出端,為此它們的加入時間至少應比CP 的觸發沿提前一級與非門的延遲時間。這段時間稱為建立時間test。
輸入信號在負跳變觸發沿來到后就不必保持，原因在于即使原來的J、K信號變化,還要經一級與非門的延遲才能傳輸到G3和G4的輸出端,在此之前，觸發器已由G12、G13、G22、G23的輸出狀態和觸發器原先的狀態決定翻轉。所以這種觸發器要求輸入信號的維持時間極短，從而具有很高的抗干擾能力，且因縮短tCPH 可提高工作速度。
從負跳變觸發沿到觸發器輸出狀態穩定，也需要一定的延遲時間tCPL。顯然,該延遲時間應大于兩級與或非門的延遲時間。即tCPL大于2.8tpd。
綜上所述，對邊沿JK 觸發器歸納為以下幾點：
1.邊沿JK 觸發器具有置位、復位、保持（記憶）和計數功能； 2.邊沿JK 觸發器屬于脈沖觸發方式，觸發翻轉只在時鐘脈沖的負跳變沿發生； 3.由于接收輸入信號的工作在CP下降沿前完成，在下降沿觸發翻轉，在下降沿后觸發器被封鎖，所以不存在一次變化的現象,抗干擾性能好，工作速度快。
jk觸發器圖片
jk觸發器的特性方程
電路結構
主從JK 觸發器是在主從RS觸發器的基礎上組成的，在主從RS觸發器的R端和S端分別增加一個兩輸入端的與門G11和G10，將Q端和輸入端經與門輸出為原S端，輸入端稱為J端，將Q端與輸入端經與門輸出為原R端，輸入端稱為K端。
工作原理
由上面的電路可得到S=JQ,R=KQ。代入主從RS觸發器的特征方程得到:
當
J=1，K=0時，Qn+1=1；
J=0，K=1時，Qn+1=0；
J=K=0時，Qn+1=Qn；
J=K=1時，Qn+1=~Qn；
由以上分析，主從JK 觸發器沒有約束條件。在J=K=1時,每輸入一個時鐘脈沖，觸發器翻轉一次。觸發器的這種工作狀態稱為計數狀態，由觸發器翻轉的次數可以計算出輸入時鐘脈沖的個數。
jk觸發器的邏輯功能
J-K觸發器的邏輯功能：
JK觸發器再有時鐘脈沖作用時（CP=1）當J=0 K=0時狀態保持不變當J= 0 K=1時次態為0態當J=1 K=0時次態為1態當J=1 K=1時次態與現態相反 D觸發器（由與非門構成）：當D=1時，Q=0；當D=0時，Q=1；
D觸發器的邏輯功能：
當SD=1且RD=0時(SD的非為0，RD的非為1，即在兩個控制端口分別從外部輸入的電平值，原因是低電平),不論輸入端D為何種狀態，都會使Q=0，Q非=1，即觸發器置0；當SD=0且RD=1(SD的非為1，RD的非為0）時，Q=1，Q非=0，觸發器置1,SD和RD通常又稱為直接置1和置0端。我們設它們均已加入了高電平，不影響電路的工作。
jk觸發器真值表
JK觸發器是一種功能較完善，應用很廣泛的雙穩態觸發器。主從型JK觸發器由兩個可控RS觸發器串聯組成，分別稱為主觸發器和從觸發器。J和K是信號輸入端。時鐘CP控制主觸發器和從觸發器的翻轉。
Q*（Q的次態）=JQ‘+k'Q，這個是狀態方程，J、K分別是輸入端J、K的輸入邏輯表達式，異步時序中，S’和R‘來決定瞬間置高和瞬間置低（低電平）
根據電路輸入級特點，凡是TTL電路輸入端懸空，都等效于輸入高電平。所以k端只要懸空，也算作輸入1。
JK觸發器的狀態方程是J乘以Q的n次方的反，再或上K的反乘以Q的n次方。
